Mohlo by se vám také líbit

Více informací o knize Функциональная верификация VHDL-описаний синхронных цифровых устройств

• Parametry knihy
• Anotace
• Oblíbené z jiného soudku

Nákupem získáte 80 bodů

Anotace knihy

Рассматриваются проблемы функциональной верификации проектов синхронных цифровых устройств, представленных на языке VHDL, который широко используется в качестве языка исходного описания проектов при создании электронной аппаратуры на современной элементной базе сверхбольших интегральных схем и систем-на-кристалле. Под функциональной верификацией понимается проверка соответствия VHDL-описаний проектов спецификациям на проектирование. Основное внимание уделяется верификации VHDL-описаний блоков управляющей логики и сложных функциональных блоков, а также подготовке компактных функциональных тестов. Включено большое число примеров, которые могут быть использованы для совершенствования навыков написания VHDL-программ и навыков практической работы в системе Questa Sim при промышленном проектировании. Для студентов, магистрантов и аспирантов, изучающих язык VHDL и его применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых устройств и систем.

Parametry knihy

• Plný název: Функциональная верификация VHDL-описаний синхронных цифровых устройств
• Autor: В.И. Романов
• Jazyk: Ruština
• Vazba: Pevná
• Počet stran: 328
• EAN: 9785971072287
• ID: 36460057
• Nakladatelství: Urss
• Rok vydání: 2020

---

---

---